Security der nächsten Generation WKN: A3CSAU ISIN: CA74767K1030 Forum: Aktien User: Bonsaifan

Gutes Omen ,klare Signal 👍 Benni hat gerade vorhergesagt, dass morgen der große Abgrund bevorsteht ... 🤑

Ich wäre sehr überrascht wenn der Kurs morgen Nachmittag nicht gottlos fällt . Beten und hoffen wir

Ja wir müssen auf der nist warten ... Um Doge zu antworten : Für mich CMOS Chip ist die Miniaturisierung von Qrng2 . Nur die Entropie Quelle ,aka ekectrontunelling Konzept von Bertrand Reulet von ets . Diese qrng2 technologie ist schon implementiert in Krown ,die Eaas ,in der Take Care von Greybox und in die tough boy Von aegis . Diese Technologie funktioniert und wurde mehrmals getestet und als effizient bestätigt : https://www.quantumemotion.com/press-release/116/quantum-emotions-qrng-demonstrates-real-world-security-performance-across-defi-post-quantum-simulat der Test durch IBM war auch diese qrng2 . Diese qrng2 ist auch in der Kirq testbed um Der CMOS ist die Miniaturisierung von diese Technologie die aktuell so aussieht : https://quantum-emotion-website.webflow.io/qrng2 In ein 65 nm chip und wird von Tsmc produziert .aber der aktuell Status : "current focus ist stabilizing der Amplifier " ist noch nicht beendet . Diese qrng2 technologie wurde als erste für die fips 140-3 zertifizierung durch lightship security beantragt : https://www.quantumemotion.com/press-release/100/quantum-emotion-engages-lightship-security-for-nist-fips-140-3-validation-of-its-quantum-crypto-mod Zusammenfassung Der CMOS ist nur die Entropie von Quantum Emotion ( Qrng2 ) auf ein chip mit Gravur 65nm Miniaturisiert . Qrng2 + secure key gibt uns dagegen EshieldQ .diese Technologie wird auch mit der fips 140-3 zertifiziert dieses Mal durch intertek Lab . https://www.quantumemotion.com/press-release/136/quantum-emotion-secures-nist-iut-listing-for-securekey-cryptographic-module-advancing-trusted-data- Und könnte in der MiP schon in Q4 erscheinen . Diese Technologie wird dann Miniaturisiert auf 5nm in Zusammenarbeit mit jmem tek. Also 2 chips : 1 CMOS 65nm mit tsmc und 1 Soc 5nm mit jmem tek sind geplant . Und 2 fips 140-3 Validierungen sind beantragt: ein mit lightship lab (qrng2) für CMOS und ein mit intertek Lab (qrng2+secure key)für soc .