Security der nächsten Generation WKN: A3CSAU ISIN: CA74767K1030 Forum: Aktien User: Support

Nick das wäre ja unvorstellbar. Wenn das so kommen würde. Wie kommst du da drauf, dass das 30 Tage danach stattfindet oder eventuell stattfinden wird?

Schauen wir mal wann der MIP Status erreicht wird. Wenn alles nach plan läuft, noch diesen September. 28.08 IUT - Validierung durch Lightship dauert ungefähr 30 Tage ≈ 28.09 +/- 10 Tage. Ich rechne eher mit Anfang Oktober, wobei ich mir nicht sicher bin ob sich lightship mit den 30 Tagen auf Werktage oder Kalendertage bezieht.

Waidmannsdank

Ein Chip (CMOS)zwei Anwendungen.

Wobei jmem nicht bis auf einen fertigen cmos prototyp von tsmc warten muss

eCMOS-Q bei TSMC → fertige Chips → elektrische/QRNG-Tests → validierter QRNG-Siliziumblock → endgültige Integration bzw. Tape-out des eSOC-Q mit JMEM.

https://www.quantumemotion.com/#products Geht auf hardware. Der CMOS chip TSMC wird auch auf eine Plattform gesetzt und das gesamthardwarekonstrukt wird mit JMEM entwickelt.

Davon bin ich schon die ganze Zeit ausgegangen. Jmen und bei tsmc Mich kann auch gerne jemand korrigieren

Junge ist das alles kompliziert 😅 aber ich hoffe jetzt mal, dass Hulk recht hat :)

Hulkster : d.h., dass auf zwei verschiedenen Ebenen zur Zeit einen Chip entwickelt wird????

SOC=JMEM

eCMOS-Q = QNCs eigener QRNG-CMOS-Chip, Fertigung/Entwicklung mit TSMC. eSOC-Q = der JMEM-SoC, gemeinsam von QNC + JMEM TEK entwickelt; darin werden QRNG + PUF + PQC + weitere Security-Funktionen zusammengeführt.

Ich warte das Jahresende ab bis dahin passiert noch einiges ich habe auch heute Mini Position aufgestockt 500 Stck 2,35 CAD

Dann drücken die sich auf ihrer Präsentation wirklich sehr missverständlich aus. Dort steht „CMOS Microchip / SOC“ für Q3 2027

So nämlich

Kurze Gegenüberstellung der beiden QNC-Chipprojekte: 1. QNC QRNG-Chip bei TSMC • Name/Typ: 65-nm CMOS QRNG-Chip • Entwicklung: Quantum eMotion / ETS • Fertigung: TSMC • Aufgabe: Erzeugung echter Quantenzufallszahlen auf Basis von Quantentunneling. • Ziel: Einen schnellen, vollständig integrierten QRNG direkt auf einem CMOS-Chip unterzubringen. QNC hatte bereits im Mai 2025 gemeldet, dass ein Chipdesign an TSMC zur Fertigung übergeben wurde. Die vollständige Integration, weitere Fertigung und Systemvalidierung laufen allerdings weiterhin. Aktuelles Zeitfenster: ungefähr Ende 2026 bis erstes Halbjahr 2027 für die nächste vollständig integrierte und validierte Chipgeneration. 2. QNC + JMEM TEK – Universal Security SoC • Name/Typ: Universal Security SoC • Partner: Quantum eMotion + JMEM TEK • Aufgabe: Ein deutlich umfassenderer Sicherheitschip. • Er kombiniert unter anderem: – QNCs QRNG – PUF-Technologie – Post-Quantum-Kryptografie (PQC) – Hardware Root of Trust – weitere Security-Funktionen Der JMEM-Chip erzeugt also nicht nur Zufallszahlen, sondern soll daraus eine komplette Hardware-Sicherheitsplattform machen. Zeitfenster: Das gemeinsame Entwicklungsprogramm läuft bis 30. Juni 2027. Innerhalb dieses Projekts soll auch der SoC-Prototyp entwickelt werden. Ein genauer Monat für die Auslieferung des Prototyps wurde bisher nicht öffentlich genannt. Kurz gesagt: TSMC-Chip = der eigentliche QRNG / die Quantenzufallsquelle. JMEM-Chip = kompletter Security-SoC, der den QRNG mit PUF, PQC und weiteren Sicherheitsfunktionen kombiniert. Beide Projekte dürften damit vor allem Ende 2026 bis Mitte 2027 interessant werden. Wichtig: Juni 2027 ist beim JMEM-Projekt das Ende des Entwicklungsprogramms und nicht zwingend erst der Tag, an dem der Prototyp fertig wird.